SiC研磨方法とCMP技術

SiC（炭化ケイ素）は次世代パワー半導体として期待される一方、その「硬さ」と「化学的安定性」ゆえに加工難易度が極めて高い材料です。「表面粗さが改善しない」「加工ダメージ（潜傷）が消えない」といった課題を抱えるプロセスエンジニアも多いのではないでしょうか。

本記事では、SiC加工の最終仕上げであるCMP（化学機械研磨）の原理から、スラリーの最適な使い分け、量産に向けた最新の研磨トレンドまでを詳しく解説します。

SiCパワー半導体の品質を決める「研磨」

なぜSiCの加工は難しいのか？

SiC（炭化ケイ素）はダイヤモンドに次ぐ硬度を持つ非常に硬い素材であり、熱的・化学的に安定していることが特徴です。しかし、この優れた物性が加工においては大きな障壁となります。従来のダイヤモンド砥粒を用いた機械的な研磨だけでは、加工歪み（ダメージ）が発生しやすいという問題があります。

半導体材料の表面において、わずか数十ナノメートルのダメージ層であってもデバイス特性を著しく劣化させる原因となります。そのため、最表面まで完全な単結晶状態に仕上げる必要があり、硬くて脆いSiCの加工には高度な技術が求められるのです。

SiCウェハ加工の標準的なプロセスフロー

SiCウェハを平坦かつ鏡面に仕上げるためのプロセスは、段階的に行われます。一般的には、インゴットからの「切断（スライシング）」、形状や厚みを整える「研削・ラッピング」、表面粗さを改善する「機械研磨（ポリシング）」を経て、最終仕上げの「CMP」へと進みます。

前工程であるラッピングや機械研磨では、主にダイヤモンド砥粒が使用されますが、これらは物理的な除去作用が主であるため、どうしても表面に微細な傷や結晶欠陥が残ります。これらの残留ダメージを完全に除去し、エピタキシャル成長に適した無欠陥な面を作るのが、最終工程であるCMPの役割です。

＼研究開発・安定供給・大型基板対応／ 研磨用途別
CMP装置メーカー3選を見る

高品質・高能率を実現するSiC CMPの実践テクニック

研磨スラリーの種類と使い分け（強酸化剤型 vs 触媒反応型）

SiC用CMPスラリーには、大きく分けて二つのタイプが存在します。一つは、機械的作用が強いアルミナ砥粒と強力な酸化剤を組み合わせた「強酸化剤型スラリー」です。これは研磨能率が非常に高い反面、エッチングによる表面荒れやダメージが発生しやすい傾向にあります。もう一つは、コロイダルシリカと化学作用が緩やかな酸化剤を用いた「触媒反応型スラリー」です。

こちらは研磨能率は劣りますが、原子レベルで平滑な表面を得られるのが特徴です。量産現場では、加工時間を短縮したい場合は強酸化剤型、最終的なエピレディ品質を優先する場合は触媒反応型といったように、目的に応じたスラリー選定が重要になります。

究極の平坦性を目指す「二段CMPプロセス」

単一のスラリーだけで「高能率」と「超平坦性」を両立させるのは困難です。そこで有効なのが、異なる特性を持つスラリーを組み合わせる「二段CMPプロセス」です。第一段階（一研）では強酸化剤型スラリーを用いて高速にダメージ層を除去し、第二段階（二研）で触媒反応型スラリーを用いて仕上げ研磨を行います。

この手法を用いれば、一研で加工時間を短縮しつつ、二研で表面粗さ（Ra）0.1nm以下の高品質な面を実現できます。実際に、二研を10分程度実施するだけで表面モフォロジーが劇的に改善され、トータルの加工コストを抑えながら理想的なエピレディウェハを製造できることが実証されています。

結晶面（Si面・C面）による研磨レートの違いと対策

SiCウェハの研磨において注意すべき点は、結晶の向き（面方位）によって化学反応性が異なることです。一般的に、（000-1）C面は（0001）Si面に比べて研磨レートが5倍以上高くなる傾向があります。これは、C面の方がOHラジカルとの反応性が高く、Si-C結合の切断速度が速いためと考えられています。

逆に言えば、Si面は加工が進みにくいため、プロセス設計時にはSi面のレートを基準に時間を設定する必要があります。また、Si面とC面の間に存在するA面やM面など、各結晶方位の特性を理解した上で研磨条件を最適化することが、均一なウェハ品質を確保する鍵となります。

表面品質の評価指標とよくある欠陥トラブル

エピレディ表面に求められる「原子ステップ」と「表面粗さ」

SiCウェハをエピタキシャル成長の前段階（エピレディ）として仕上げる際、最も重視される指標が表面粗さ（Ra）です。一般的に、高品質な成膜を行うためには、Raが0.1nm以下という極めて平滑な面が求められます。AFM（原子間力顕微鏡）で観察した際に、結晶面と研磨面のわずかなズレに由来する「原子ステップ」が規則正しく並んでいる状態が理想的とされます。

原子ステップの高さはSi-C結合一周期分（約0.25nm）であり、この微細な構造がきれいに形成されていることは、表面の結晶性が損なわれていない証拠です。表面粗さが大きい、あるいは乱れがあると、エピタキシャル成長時に「ステップバンチング」と呼ばれる異常成長を引き起こし、最終的なデバイスの歩留まり低下に直結します。

潜在的なダメージ「潜傷」のリスクと検出方法

研磨工程における厄介な問題として、表面には見えない内部のダメージ、通称「潜傷」があります。通常の光学顕微鏡では発見困難ですが、この潜傷が残っていると、後工程のエピタキシャル成長時に欠陥が顕在化してしまいます。そのため、表面粗さだけでなく、表面下の結晶性が保たれているかの評価が不可欠です。

潜傷を検出するための高度な評価手法として、コンフォーカル微分干渉顕微鏡（CDIOM）や放射光X線トポグラフィー（SXRT）が用いられます。さらに微細な数nmオーダーのスクラッチやピットを検出するには、電子をプローブとする「ミラー電子顕微鏡」が有効です。これらを用いて線状欠陥がないことを確認できて初めて、真のエピレディウェハと呼べる品質になります。

CMPの課題と次世代のSiC研磨技術トレンド

CMPプロセスのコスト課題と環境負荷（排水処理）

CMPは多くのメリットを持つ一方で、コストと環境への負荷が大きな課題となっています。特に、研磨レートを上げるために使用される強酸化剤（過マンガン酸塩など）は排水基準が厳しく、その処理コストが製造コストを押し上げる要因の一つです。また、スラリーや大量の水を使用するため、クリーンルーム施設の運営にも多大なエネルギーを要します。

欧米のメーカーではコストを重視して強酸化剤型のみのプロセスが主流ですが、品質を重視するアジアのメーカーでは多段プロセスが採用される傾向にあります。今後は、スラリーのリサイクル技術や低濃度化など、「低CoO（Cost of Ownership）」を実現する環境配慮型のプロセス構築がスラリーメーカーや装置メーカーに求められています。

スラリーを使わない「プラズマ研磨（PPDE）」の可能性

CMPの課題を根本から解決する次世代技術として注目されているのが、オックスフォード・インストゥルメンツなどが開発する「プラズマ研磨ドライエッチング（PPDE）」です。これは、薬液や砥粒（スラリー）を一切使用せず、イオン化ガスによる非接触プロセスでSiC表面を選択的に除去する技術です。

物理的な接触がないため、ウェハの破損リスクや表面スクラッチの発生をほぼゼロに抑えられる点が最大の特徴です。また、有害な化学薬品を使用しないため廃液処理も不要で、環境負荷と運用コストを大幅に削減できる可能性があります。特にウェハの大口径化（200mmなど）が進む中で、CMPの代替または補完技術として導入が進みつつあります。

今後のSiC研磨技術の展望と量産化へのカギ

SiCパワー半導体の普及には、ウェハコストの低減が欠かせません。そのため、研磨プロセスも従来のバッチ式（複数枚同時処理）から、より制御性が高く大口径に対応しやすい「枚葉式」へと移行する傾向にあります。また、機械研磨で効率よく削り、最終仕上げにCMPやプラズマ研磨を組み合わせるといった、ベストミックスな工程設計が重要になります。

単に平坦にするだけでなく、「いかに安く、環境に優しく、無欠陥な表面を作るか」が今後の技術開発の焦点です。実務レベルでは、既存のCMPプロセスの最適化（二段研磨など）を図りつつ、プラズマ研磨のようなドライプロセスの動向を注視し、量産ラインへの適用を検討していく姿勢が求められます。

まとめ：SiC研磨技術の選定と最適化に向けて

本記事では、SiCパワー半導体製造における最大の難所である「研磨」について、基礎原理から実践的なCMP技術、そして次世代のトレンドまでを解説しました。硬度が高く化学的に安定したSiCを、原子レベルで平坦なエピレディ表面に仕上げるためには、単なる機械研磨ではなく、化学反応を巧みに利用したCMPプロセスの最適化が不可欠です。特に、強酸化剤型と触媒反応型を組み合わせた「二段CMP」は、品質と能率を両立させる現実的な解として、多くの現場で参照すべき手法と言えます。

しかし、市場の拡大に伴うコスト競争や環境規制への対応は待ったなしの状況です。排水処理の負担が大きい既存のCMPだけに頼るのではなく、ダメージフリーかつ低コストな「プラズマ研磨（PPDE）」のようなドライプロセスの導入検討も進んでいます。技術者は、「現在の安定した量産技術」と「将来のコストダウン技術」の両面から、自社のラインに最適な研磨フローを選定し続けることが求められます。